アナログ回路設計補助
■論理回路設計
補助
・ADLL（デジタルPLL）論理設計
・センサーIC等に実装されるプロセッサ周辺論理設計、検証（verilog,sysytemverilog）
・センサーICロジック設計の論理設計、検証（verilog,sysytemverilog）
■アナログ回路設計、レイアウト設計
オススメポイント
大手電機機器メーカーにて回路設計補助業務をお任せ致します!!
この求人の詳細情報
| 募集職種 | 電気設計 | ||
|---|---|---|---|
| 勤務地 | 神奈川県厚木市 | ||
| 交通 | 小田急線 本厚木駅より徒歩13分 | 最寄り駅 | 本厚木 |
| 給与待遇 | 350,000円～460,000円+残業代(スキルに応じて変更有り) | ||
| 応募資格 | コミュニケーションをとりながら仕事ができる方歓迎!! VerilogやSystem verilogを使った業務経験や知識がある方は尚歓迎!! | ||
| 仕事内容 | ■論理回路設計 ・ADLL（デジタルPLL）論理設計 ・センサーIC等に実装されるプロセッサ周辺論理設計、検証（verilog,sysytemverilog） ・センサーICロジック設計の論理設計、検証（verilog,sysytemverilog） ■アナログ回路設計、レイアウト設計 | ||
| 勤務時間 | 9:00～17:30 | 就労期間 | 定時間7.75h |
| 雇用形態 | 無期雇用 | 待遇・福利厚生 | 当社規定に準ずる ※受動喫煙対策あり（禁煙） |
| 休日休暇 | 土日祝日 | ||
| 初年度年収 | 年収5,200,000円～6,900,000円を想定 | ||
| 企業名称 | 非公開 | 企業所在地 | 非公開 |
| 企業事業内容 | 非公開 | 企業HP | 非公開 |
営業担当者からのひと言
大手電機機器メーカーで最先端のロジック/アナログ回路の設計経験が積めます。
営業担当者名：山村 和士
神奈川県藤沢市
350,000円～460,000円+残業代(スキルに応じて変更有り)
JR藤沢駅
